Onlangs heeft het R&D-team van Homsh ̊ de drie-niveaus cascade-integratie van de MD31 verrekijker capture module, RK3588 edge computing platform en AXU9EGB FPGA versneller board, voltooid.en heeft een technisch verslag uitgebrachtVan het vastleggen van een 640×480 grijschaal oogbeeld door de camera, door middel van kwaliteitsbeoordeling, iris localisatie, functie inferentie, 1:N matching,Het is de eerste keer dat een computer een computer heeft die de resultaten van het herkenningsproces weer op het scherm laat zien..
Voor Homsh is dit meer dan een succesvolle integratie test.Het betekent dat we de iris herkenning mogelijkheden die eerder op Windows industriële pc's in een rand architectuur met lager stroomverbruik, flexibeler vormfactoren en de mogelijkheid om in verschillende eindapparaten te worden ingebed.
Het hele systeem heeft een cascadearchitectuur: opname en cropping door MD31 camera, toegang en transmissie door RK3588, inferentie door AXU9EGB FPGA en visuele feedback door RK3588.De MD31-outputs besneden een-oog beelden voor zowel links als rechts oog; de RK3588 draait op Android ARM64, verantwoordelijk voor binoculaire koppeling, taakbeheer en netwerkoverdracht; de FPGA behandelt de kwaliteitspoort en alle iris-algoritmen,en stuurt de resultaten terug naar de RK3588 voor weergave.
Deze arbeidsverdeling heeft een diepere betekenis: cameraopname en FPGA-afleiding zijn volledig losgekoppeld, verbonden door een verenigde semantische protocollaag.Elke set van links- en rechts-oogbeelden is gekoppeld aan een operatie-ID en een strikt toenemend reeksnummer, zodat er geen verwarring ontstaat tussen voorproefframes, herproefframes en frames van eerdere taken.zowel onze oude Windows oplossing en de nieuwe RK3588 oplossing delen dezelfde set van FPGA-protocollen en inferentie resultaat definities, met één set van on-board diensten die twee generaties gastsystemen ondersteunen.
Algemene gegevensstroom van de drietal cascade
De FPGA geeft samen kwaliteitsstatus, kandidatenidentiteiten, vergelijkingsscores, afstanden, drempels en fasenduur weer, waardoor het hele herkenningsproces volledig zichtbaar is voor gebruikers.
Het zwaarste deel ligt op de AXU9EGB, gebaseerd op de Zynq UltraScale+ MPSoC FPGA board, en mogelijk gemaakt door Vitis AI 3.0 en DPU hardware versnelling.het onderneemt de volledige zeven-stappen inferentie pijplijn: van inputvalidatie, pupil- en irislocalisatie via een cirkelvormig model met zes parameters, kwaliteitsgating, ontplooiing van de poolcoördinaten van Daugman,tot 512-dimensionale generatie van irisfuncties door het IResNet100-diepe netwerk, 1:N-matching na normalisatie van L2 en uiteindelijk resultaten terugzenden met per-stage latency.
Het mogelijk maken van een honderdlagig diep netwerk om functies op FPGA stabiel te extraheren is afhankelijk van strikte afstemming tussen model kwantificatie, kalibratie datasets en echte camera beelddistributies,evenals een aangepaste nul-kopie versnelling backend voor het circulaire modelDit is precies wat Homsh al 15 jaar doet: algoritmen in hardware integreren, zodat herkenning zo dicht mogelijk bij het apparaat gebeurt.
Zeven-stappen on-board inferentiepijplijn op FPGA
Afbeeldingen die de kwaliteitscontroles niet doorstaan, worden in de derde stap afgewezen, waardoor verspilde functiebetalingen worden vermeden.512-dimensionale iris functie vector 7 stappen aan boord inferentie pijplijn 326 cumulatieve tests geslaagd
Het systeem is gebaseerd op het principe "strikt registreren, flexibel herkennen".zowel de linker- als de rechteroog van de gebruiker moeten de kwaliteitspoort doorstaan en met succes zijn ingeschrevenBij de herkenning worden daarentegen de linker- en de rechteroog afzonderlijk afgeleid en 1 gelijkgesteld:N in vergelijking met de templates voor het linker- en het rechteroog in de templatebibliotheek respectievelijk. Een match van een enkel oogbeeld van een query met een sjabloon geeft een resultaat terug. Gebruikers hoeven niet beide ogen voor het systeem te positioneren.
Kwaliteitsfouten, tijdelijke mismatches of herstelbare communicatiefouten beëindigen de taak niet abrupt. Het systeem behoudt de taakstatus en blijft wachten op de volgende reeks afbeeldingen;na herstel van de verbinding, hervat het vanaf de operatiedocumentatie en de bevestigde reeksnummers zonder frames die reeds door de FPGA zijn ontvangen opnieuw in te dienen.latency wordt teruggegeven aan de interface, waardoor succes, mislukking en herproeven zichtbaar zijn voor de gebruikers.
Voor de registratie zijn volledige verrekijker sjablonen vereist, terwijl voor de herkenning alleen een match van een van beide ogen nodig is, waardoor de veiligheid en de gebruikerservaring in evenwicht worden gebracht.
Wat we het meest trots op zijn in dit gefaseerde rapport is eigenlijk de methodologie. Elke verificatie conclusie is duidelijk ingedeeld in vier soorten:"Historisch geverifieerd" van eerdere integratie recordsDe 176 geautomatiseerde tests op de Windows basislijn zijn allemaal geslaagd, maar de test is niet volledig afgeleid.150 Python-tests aan boord geslaagd, en registratie/herkenning en verbindingsherstel functies voltooide integratieVoor producten die nog niet opnieuw op de locatie zijn getest, is ook duidelijk in zwart-wit "te controleren" aangegeven., zonder dubbelzinnigheid.
Irisherkenning is de zaak van de identiteit, geen ruimte laat voor "waarschijnlijk prima".
Drie belangrijke cijfers: 512-dimensionale functies gegenereerd via DPU-versnelling; alle 176 geautomatiseerde Windows-baseline-tests geslaagd; 150 on-board Python-testrecords geslaagd.
De algemene conclusie van het rapport is dat de huidige oplossing de basis heeft gelegd voor gestage demonstratie, integratie en documentatie.met duidelijke architectonische grenzen en een technisch haalbare cascadearchitectuurDe volgende prioriteiten zijn even duidelijk: end-to-end stabiliteit, beeldkwaliteit in realtime, consistentie bij het uitpakken van poolcoördinaten en controle van de toestand in gesloten lus voor langdurige werking.Verplaatsing van de pijpleiding van "functioneel" naar "stabiel en betrouwbaar", en vervolgens naar productie-klaar producten.
Van zelf ontwikkelde irisherkenningschips, tot software-hardware synergie tussen algoritmen en FPGA's, tot de complete herkenningspijplijn van vandaag, ingebed in edge-apparaten,Homsh heeft altijd geloofd dat de toekomst van biometrie ligt aan de rand vanDit gefaseerde verslag is een nieuwe stap in die richting.
